Altera MAX 10 Embedded Memory Manuel d'utilisateur Page 31

  • Télécharger
  • Ajouter à mon manuel
  • Imprimer
  • Page
    / 71
  • Table des matières
  • MARQUE LIVRES
  • Noté. / 5. Basé sur avis des utilisateurs
Vue de la page 30
Figure 5-4: RAM: 2-Port IP Core Signals with the Two Read/Write Ports and Single Clock Options
Enabled
data_a[]
wren_a
data_b[]
address_b[]
addressstall_a
clock
enable
q_a[]
aclr
address_a[]
wren_b
addressstall_b
rden_a
rden_b
byteena_a[]
q_b[]
UG-M10MEMORY
2015.05.04
RAM: 2-PORT IP Core References
5-3
RAM: 2-PORT IP Core References
Altera Corporation
Send Feedback
Vue de la page 30
1 2 ... 26 27 28 29 30 31 32 33 34 35 36 ... 70 71

Commentaires sur ces manuels

Pas de commentaire