search

Altera Cyclone III FPGA Guide de l'utilisateur Page 30

  • Télécharger
  • Ajouter à mon manuel
  • Imprimer
  • Page
    / 48
  • Table des matières
  • MARQUE LIVRES
    • Noté. / 5. Basé sur avis des utilisateurs
Vue de la page 29
6–10 Chapter 6: Board Test System
Using the Board Test System
Cyclone III FPGA Development Kit User Guide September 2010 Altera Corporation
The DDR2 Tab
The DDR2 tab allows you to read and write to one of two DDR2 memory ports on
your board. The DDR2 memory configuration is divided into top design
(implemented by DDR2 chip U11, U12, U13) and bottom design (implemented by
DDR2 chip U25, U26). Figure 6–6 shows the DDR2 tab when the board is configured
with DDR2 top design.
The following sections describe the controls on the DDR2 tab.
Start
The Start control initiates DDR2 memory transaction performance analysis.
Stop
The Stop control terminates transaction performance analysis.
Figure 6–6. The DDR2 Tab
Vue de la page 29
1 2 ... 25 26 27 28 29 30 31 32 33 34 35 ... 47 48

Commentaires sur ces manuels

Pas de commentaire
Produits connexes et manuels pour Les démarreurs à distance Altera Cyclone III FPGA
Les démarreurs à distance Altera Cyclone III FPGA Spécifications   (80 pages)
Les démarreurs à distance Altera Cyclone III FPGA Guide de l'utilisateur   (36 pages)
Les démarreurs à distance Altera Cyclone III FPGA Manuel d'utilisateur   (32 pages)
  • Remington Solar Ocean Electronic Vanguard Managed Solutions Barrus Christ
  • Fundex Games Non Frigidaire Filtres à air Alto-Shaam Réchauffeurs de nourriture Sony Amplificateurs audio pour voitures H2O Audio Affaires MP3/MP4
  • Yamaha YST-RSW300 Kodak CX6200 Miele G 870 LG 42LP1R Vermont Castings SNV30
  • Sony STR-DH800 Manuel de l'utilisateur Tomahawk Z-5 Manuel de l'utilisateur Huawei P6 Manuel de l'utilisateur Smeg WMF16A1 Instructions d'exploitation Samsung GT-S3350 Manuel de l'utilisateur