Altera Arria V GX FPGA Development Board Manuel d'utilisateur télécharger pdf (Page 72)

2–62 Chapter 2: Board Components

Memory

Arria V GX FPGA Development Board November 2013 Altera Corporation

Reference Manual

DDR3A_ZQ03

— 1.5-V SSTL Class I ZQ impedance calibration

DDR3A (U21)

DDR3A_DM2

M32 1.5-V SSTL Class I Write mask byte lane

DDR3A_DM3

D31 1.5-V SSTL Class I Write mask byte lane

DDR3A_DQ16

D30 1.5-V SSTL Class I Data bus byte lane

DDR3A_DQ17

C29 1.5-V SSTL Class I Data bus byte lane

DDR3A_DQ18

R30 1.5-V SSTL Class I Data bus byte lane

DDR3A_DQ19

A29 1.5-V SSTL Class I Data bus byte lane

DDR3A_DQ20

L30 1.5-V SSTL Class I Data bus byte lane

DDR3A_DQ21

A28 1.5-V SSTL Class I Data bus byte lane

DDR3A_DQ22

J30 1.5-V SSTL Class I Data bus byte lane

DDR3A_DQ23

B28 1.5-V SSTL Class I Data bus byte lane

DDR3A_DQ24

J29 1.5-V SSTL Class I Data bus byte lane

DDR3A_DQ25

C28 1.5-V SSTL Class I Data bus byte lane

DDR3A_DQ26

L28 1.5-V SSTL Class I Data bus byte lane

DDR3A_DQ27

F28 1.5-V SSTL Class I Data bus byte lane

DDR3A_DQ28

N29 1.5-V SSTL Class I Data bus byte lane

DDR3A_DQ29

D28 1.5-V SSTL Class I Data bus byte lane

DDR3A_DQ30

M29 1.5-V SSTL Class I Data bus byte lane

DDR3A_DQ31

M28 1.5-V SSTL Class I Data bus byte lane

DDR3A_DQS_N2

P30 1.5-V SSTL Class I Data strobe N byte lane

DDR3A_DQS_N3

T29 1.5-V SSTL Class I Data strobe N byte lane

DDR3A_DQS_P2

N30 1.5-V SSTL Class I Data strobe P byte lane

DDR3A_DQS_P3

R29 1.5-V SSTL Class I Data strobe P byte lane

DDR3A_ZQ01

— 1.5-V SSTL Class I ZQ impedance calibration

DDR3A (U28)

DDR3A_DM0

M32 1.5-V SSTL Class I Write mask byte lane

DDR3A_DM1

D31 1.5-V SSTL Class I Write mask byte lane

DDR3A_DQ0

N33 1.5-V SSTL Class I Data bus byte lane

DDR3A_DQ1

N31 1.5-V SSTL Class I Data bus byte lane

DDR3A_DQ2

N34 1.5-V SSTL Class I Data bus byte lane

DDR3A_DQ3

L31 1.5-V SSTL Class I Data bus byte lane

DDR3A_DQ4

N32 1.5-V SSTL Class I Data bus byte lane

DDR3A_DQ5

J34 1.5-V SSTL Class I Data bus byte lane

DDR3A_DQ6

P31 1.5-V SSTL Class I Data bus byte lane

DDR3A_DQ7

J32 1.5-V SSTL Class I Data bus byte lane

DDR3A_DQ8

A30 1.5-V SSTL Class I Data bus byte lane

DDR3A_DQ9

C30 1.5-V SSTL Class I Data bus byte lane

DDR3A_DQ10

B30 1.5-V SSTL Class I Data bus byte lane

Table 2–54. DDR3A Devices Pin Assignments, Schematic Signal Names, and Functions (Part 4 of 5)

Board Reference

Schematic

Signal Name

Arria V GX FPGA

Pin Number

I/O Standard Description

1 2 ... 67 68 69 70 71 72 73 74 75 76 77 ... 89 90

Commentaires sur ces manuels

Pas de commentaire

Altera Arria V GX FPGA Development Board Manuel d'utilisateur Page 72

Commentaires sur ces manuels

Produits connexes et manuels pour Instruments de mesure Altera Arria V GX FPGA Development Board