Altera Nios Development Board Manuel d'utilisateur Page 18

  • Télécharger
  • Ajouter à mon manuel
  • Imprimer
  • Page
    / 54
  • Table des matières
  • MARQUE LIVRES
  • Noté. / 5. Basé sur avis des utilisateurs
Vue de la page 17
1–10 Altera Corporation
Nios Development Board Reference Manual, Cyclone Edition December 2004
Dual SRAM Devices
f See www.micron.com for detailed SDRAM information.
Dual SRAM
Devices
U35 and U36 are two 512 Kbyte x 16-bit asynchronous SRAM devices.
They are connected to the Cyclone device so they can be used by a Nios II
embedded processor as general-purpose memory. The two 16-bit devices
can be used in parallel to implement a 32-bit wide memory subsystem.
DQ16 31 P4
DQ17 33 R1
DQ18 34 R2
DQ19 36 R6
DQ20 37 R5
DQ21 39 R3
DQ22 40 R4
DQ23 42 T4
DQ24 45 T2
DQ25 47 T3
DQ26 48 U1
DQ27 50 U4
DQ28 51 U2
DQ29 53 U3
DQ30 54 V3
DQ31 56 V2
DQM0 16 J2
DQM1 71 J1
DQM2 28 H4
DQM3 59 H3
RAS_N 19 H2
CAS_N 18 G3
CKE 67 G7
CS_N 20 G6
WE_N 17 G4
CLK 68 L13
Table 1–3. SDRAM (U57) Pin Table (Part 2 of 2)
Pin Name Pin Number Connects to Cyclone Pin
Vue de la page 17
1 2 ... 13 14 15 16 17 18 19 20 21 22 23 ... 53 54

Commentaires sur ces manuels

Pas de commentaire